 數(shù)字集成電路IC設計工程師培訓班 |
| 課程說明 |
本課程講授基于Synopsys EDA tools構成的ASIC/SOC數(shù)字電路前端開發(fā)流程，學員通過運用數(shù)字邏輯、硬件描述語言完成一個中等規(guī)模的專題項目設計，在課程過程中掌握數(shù)字集成電路的coding、仿真、綜合、靜態(tài)時序分析、可測性設計、一致性驗證等一系列數(shù)字電路前端流程中的設計技巧，最終使學員達到能獨立完成中等規(guī)模電路模塊的前端設計水平。模擬前端設計當中建模、模擬、驗證、優(yōu)化，以及模擬電路設計中的測試電路技術和可測性設計技術和最新的亞微米CMOS電路設計技術，通過多個專題實驗幫助學員熟悉模擬設計流程，提升學員分析、設計、優(yōu)化、測試電路的能力。
|
| 培訓目標 |
幫助學員熟悉并掌握典型數(shù)字ASIC/SOC芯片前端開發(fā)流程和設計技巧，以及相關設計軟件的使用，課程結束后學員可積累相當于1年左右的實際工作經(jīng)驗，能夠獨立完成ASIC/SOC中等模塊的設計。
|
| 入學要求 |
有數(shù)字電路設計和硬件描述語言的基礎或自學過相關課程。。 |
| 班級規(guī)模及環(huán)境 |
|
為了保證培訓效果，增加互動環(huán)節(jié)，我們堅持小班授課，每期報名人數(shù)限3到5人，多余人員安排到下一期進行。 |
| 上課時間和地點 |
上課地點：【上海】同濟大學(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】：北京中山學院/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領館區(qū)1號（中和大道） 【沈陽分部】：沈陽理工大學/六宅臻品 【鄭州分部】：鄭州大學/錦華大廈 【石家莊分部】：河北科技大學/瑞景大廈
最近開課時間(周末班/連續(xù)班/晚班）：IC設計工程師培訓班：2025年4月7日--即將開課-----即將開課，歡迎垂詢......(歡迎您垂詢，視教育質量為生命！) |
| 學時 |
◆課時： 請咨詢客服
◆外地學員：代理安排食宿（需提前預定）
☆注重質量
☆邊講邊練
☆合格學員免費推薦工作
★實驗設備請點擊這兒查看★ |
| 最新優(yōu)惠 |
|
◆團體報名優(yōu)惠措施：兩人95折優(yōu)惠，三人或三人以上9折優(yōu)惠 。注意：在讀學生憑學生證，即使一個人也優(yōu)惠500元。 |
| 師資團隊 |
【趙老師】
大規(guī)模集成電路設計專家，10多年超大規(guī)模電路SOC芯片設計和版圖設計經(jīng)驗，參與過DSP、GPU、DTV、WIFI、手機芯片、物聯(lián)網(wǎng)芯片等芯片的研發(fā)。精通CMOS工藝流程、版圖設計和布局布線，精通SOC芯片
設計和版圖設計的各種EDA工具（如：DC/Prime Time/Encounter/Virtuoso/Calibre/Dracula/Assura），具有豐富的SOC芯片設計、驗證、DFT、PD、流片經(jīng)驗。
熟練掌握版圖設計規(guī)則并進行驗證及修改；熟練掌握Unix/Linux操作系統(tǒng)；熟悉CMOS設計規(guī)則、物理設計以及芯片的生產(chǎn)流程與封裝。
【王老師】
資深IC工程師，十幾年集成電路IC設計經(jīng)驗，精通chip的規(guī)劃、數(shù)字layout、analog layout和特殊電路layout。先后主持和參與了近三百顆CHIP的設計與版圖Layout工作,含MCU芯片、DSP芯片、LED芯片、視頻芯片、GPU芯片、通信芯片、LCD芯片、網(wǎng)絡芯片、手機芯片等等。
從事過DAC、ADC、RF、OP、PLL、PLA、LNA、ESD、ROM、RAM等多種制程analog&digital的電路IC設計，
熟練掌握1.8V，3.3V,5V,18V,25V，40V等各種高低壓混合電路的IC設計。
【張老師】
從事數(shù)字集成電路設計10余年，精通CMOS工藝流程、版圖設計和布局布線，精通VERILOG,VHDL語言，
擅長芯片前端設計和復雜項目實施的規(guī)劃管理，其領導開發(fā)的芯片已成功應用于數(shù)個國際知名芯片廠商之產(chǎn)品中。豐富的芯片開發(fā)經(jīng)驗，對于現(xiàn)今主流工藝下的同步數(shù)字芯片設計技術和流程有良好把握。長期專注于內(nèi)存控制器等產(chǎn)品的研發(fā)，擁有數(shù)顆規(guī)模超過百萬門的數(shù)字芯片成功流片經(jīng)驗.
★更多師資力量請見曙海師資團隊。 |
| 質量保障 |
1、培訓過程中，如有部分內(nèi)容理解不透或消化不好，可免費在以后培訓班中重聽；
2、培訓結束后,培訓老師留給學員手機和Email,免費提供半年的技術支持，充分保證培訓后出效果；
3、培訓合格學員可享受免費推薦就業(yè)機會。 ☆合格學員免費頒發(fā)相關工程師等資格證書，提升您的職業(yè)資質。專注高端培訓13年，曙海提供的證書得到本行業(yè)的廣泛認可，學員的能力得到大家的認同，受到用人單位的廣泛贊譽。 |
| 集成電路IC設計工程師培訓班 |
本課程實戰(zhàn)演練使用Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具聯(lián)合從頭至尾強化練習整個芯片的生成過程，強調(diào)實戰(zhàn)，實戰(zhàn)，還是實戰(zhàn)！
免費、無保留贈送，教學過程中使用的Synopsys公司和Cadence公司的全套工具和安裝方法，而且還贈送已經(jīng)在VMware Linux下安裝好的Synopsys公司和Cadence公司的全套工具（這套工具非常珍貴，費了老師很多心血才全部安裝好），讓您隨時隨地，打開電腦就
能進行芯片的設計和練習！ |
第一階段 集成電路前端設計 |
1.邏輯設計理論
2.Verilog語言
3.VHDL語言
4.數(shù)字電路驗證
1)驗證平臺的建立
2）功能測試
5.設計綜合（synthesys）
6.掃描鏈生成
7.仿真測試
1）DFT
2)ATPG
8.靜態(tài)時序分析(STA)
9.數(shù)字前端全流程設計工具
10.相關工藝庫文件計算機操作系統(tǒng)UNIX應用；
11.數(shù)字電路邏輯設計；
12.硬件描述語言HDL和邏輯綜合初步；
13.集成電路設計導論及流程；
14.半導體器件原理及集成電路概論；
|
17.CMOS VLSI設計原理；
18.
數(shù)字系統(tǒng)設計與FPGA現(xiàn)成集成；
19.可測性設計；
|
20.RTL驗證；
靜態(tài)時序分析（STA）；
邏輯綜合（Logic Synthesis）；
可測性設計（DFT）；
IP Based設計；
軟硬件協(xié)同設計仿真；
Matlab系統(tǒng)設計
21.項目實戰(zhàn)：
1）RTL coding
2)狀態(tài)機中斷處理
3）testbench 建立
4）Testcase創(chuàng)建
22.項目實戰(zhàn)二：
1）RTL coding
2)通訊數(shù)據(jù)協(xié)議E1
3)異步電路處理
4）算法
5）CPU控制
6）Testbench建立和testcase
7)綜合和DFT
8)STA |
|
第二階段 數(shù)字集成電路后端設計 |
1.Floor plan
2.電源規(guī)劃
3.布局、擺放
4.時鐘樹
5.布線
6.RC extraction
7.靜態(tài)時序分析（STA）
8.驗證
1)DRC
2)lvs
3)erc
9.項目實戰(zhàn)
10.數(shù)字后端全流程設計工具
11.相關工藝庫文件
12.半導體器件原理及集成電路概論；
13.集成電路設計導論及流程；
14.版圖設計知識；
15.版圖設計工具及使用方法；
16.項目設計實踐 |
17.CMOS集成電路設計原理；
18.ASIC設計導論；
19.IC布局布線設計；
20.版圖驗證和提取；
21.可測性設計；
22.項目設計實踐。 |
23.Top-Down設計流程；
24.Full-Customer設計流程；
25.標準單元庫設計；
26.單元庫的各種庫文件；
27.各種單元的功能，結構和版圖。 |
|
第三階段 |
Synopsys DC（Design Compiler） 綜合
1，綜合的概念
2，綜合庫與工具介紹
3，工作環(huán)境的設立和關鍵命令
4，綜合前的準備工作
5，芯片邏輯代碼和流片廠庫的結合
6，綜合的過程
7，
綜合后網(wǎng)表的導出
8，時序SDC的導出
9，Synopsys DC 為Cadence Encounter工具所做的準備工作。
10，快速綜合TCL腳本使用技巧
Cadence Encounter 布局布線
1.網(wǎng)表和工程庫的結合
2，環(huán)境變量的設置和關鍵命令
3,布局布線前的準備工作
4，Synopsys DC工具和Cadence Encounter工具的銜接和配合
2.Floor plan
3.電源規(guī)劃
4.布局、擺放
5.時鐘樹
6.布線
Cadence Virtuos 芯片焊盤和封裝
1，環(huán)境變量的設置和關鍵命令
2，庫的導入
3，快速建立工作環(huán)境的方法
4，焊盤庫和工藝庫的建立
5，Encounter def文件的導入
6，Encounter和Virtuoso的配合
7，芯片文件的導入
8，焊盤和封裝的仿真
9，焊盤、封裝與芯片的管腳規(guī)劃
10，連線技巧
Synopsys PT（PrimeTime） 驗證仿真
1，環(huán)境變量的設置
2，關鍵命令
3，仿真驗證過程
4，仿真驗證報告的產(chǎn)生
5，快速驗證技巧
6，TCL腳本的使用技巧
技巧和總結提高
1、代碼編寫及仿真技巧
系統(tǒng)介紹verilog語法規(guī)范、語言與電路實現(xiàn)之關系，以及RTL仿真技術、RTL代碼編寫技巧、控制單元和數(shù)據(jù)通路單元的實現(xiàn)技巧、基于Verilog語言的測試編碼技巧，功能驗證及Testbench搭建的技巧。
2、綜合技術
講述綜合基礎、組合電路與時序電路、基于TCL的綜合流程、綜合策略、設計環(huán)境和設計約束的制定、綜合優(yōu)化的技巧、實現(xiàn)優(yōu)化結果的可綜合代碼編寫技術等。
3、可測試設計技術
基于Synopsys DFT compiler的DFT技術，介紹可測性設計技術、組合電路和時序電路的測試方法、基于TCL的DFT設計實現(xiàn)的基本流程。
4、靜態(tài)時序分析技術
基于Synopsys PT的靜態(tài)時序分析技術，介紹靜態(tài)時序分析、基于TCL技術的處理過程和常用的時序分析方法。
項目實踐：
本課程專題實驗是構造一個ARM9的處理器，
ARM9芯片后端設計整個流程項目實戰(zhàn)演練，使用后端的Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具聯(lián)合從頭至尾強化練習整個芯片的生成過程。
1.架構及設計流程
2.CPU核
1）指令
2）指令流水
3）數(shù)據(jù)緩沖和指令緩沖
4）內(nèi)部數(shù)據(jù)ram和指令RAM
5)使用后端的Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具聯(lián)合從頭至尾強化練習整個芯片的生成過程。
|
主站蜘蛛池模板：
久久人人爽人人爽人人片dvd|
香蕉伊思人在线精品|
五月天丁香在线|
精品无码久久久久久久久|
视频一区在线免费观看|
男女一进一出抽搐免费视频|
日韩a级毛片免费观看|
国内大片在线免费看|
国产青年摘花xxx|
啦啦啦中文在线观看日本|
亚洲人成色777777在线观看|
yy11111光电影院手机版|
香蕉97超级碰碰碰免费公|
欧美成人三级一区二区在线观看|
怡红院av一区二区三区|
国产大片免费天天看|
亚洲最大激情中文字幕|
一区二区中文字幕在线观看|
被黑人猛躁10次高潮视频|
校花的好大的奶好爽漫画|
国产高清一级伦理|
亚洲图片欧美日韩|
aa级黄色大片|
精品无码久久久久久国产|
日本黄大片在线观看|
国产精品无码不卡一区二区三区|
免费一级欧美大片视频在线|
中文字幕在线免费观看|
麻豆一区区三三四区产品麻豆
|
国产黑丝袜在线|
欧美日韩加勒比一区二区三区|
太深了灬太大了灬舒服|
四虎永久在线精品免费影视
|
久久精品国产一区二区电影|
91在线品视觉盛宴免费|
爱情岛永久免费|
好吊操这里只有精品|
啊轻点灬太粗嗯太深了宝贝|
eeuss影院天堂影院|
男人把女人桶到爽|
好男人社区www在线观看高清|
總部李老師